配線（BEOL）とは 1997年から銅の配線、間隔20nm未満で次の材料へ
BEOLは、トランジスタの上に何層も重ねる金属の配線と、それを作る工程のことです。研究機関のimecは、配線の間隔が20nmを下回ると、1997年から使われてきた銅の配線の作り方が行き詰まると見ています。
トップ › 仕組み
仕組み
半導体とAIの用語と仕組み（343本、9ページ目）
High-kメタルゲートとは インテルが2007年に45nmで導入、ゲートの漏れ電流を10分の1未満に
High-kメタルゲートは、トランジスタのゲートの絶縁膜と電極の材料を替え、電流の漏れを減らす技術です。インテルは2007年1月、ハフニウム系の絶縁膜でゲートの漏れを10分の1未満にできると発表しました。
裏面電源供給（BSPDN）とは TSMCのA16は電力15〜20%減、インテルは18Aで導入
裏面電源供給は、電源の配線をウエハーの裏側に移す技術です。TSMCは、この技術を使うA16が改良版2nm（N2P）と比べて同じ速さで電力を15〜20%減らせると説明しています。
CFETとは n型とp型を上下に積む、imecはA7の世代での導入を見込む
CFETは、n型とp型のトランジスタを上下に重ね、回路の部品の面積を小さくする形です。imecは、ナノシートとフォークシートの次に、A7の世代でCFETを導入すると見ています。
ナノシートとは 板の幅で性能と電力を選ぶ、imecはA14でセルの高さ115nmと試算
ナノシートは、薄いシリコンの板を重ね、その周りをゲートで囲むトランジスタのチャネルです。TSMCの2nmは2026年7〜9月期にウエハーの売上高の8%を占め、研究機関のimecはA14の世代でセルの高さを115nmと見込みます。
GAA（ゲートオールアラウンド）とは TSMC・サムスン・インテルが2025年までに量産
GAAは、電流の通り道の全周をゲートで囲むトランジスタの形です。TSMCは2nmで2025年10〜12月期に量産を始め、研究機関のimecはこの形が少なくとも3世代続くと見ています。
FinFETとは インテルは2011年に22nmで導入、TSMCの3nmもフィン型
FinFETは、電流の通り道をひれ（フィン）の形に立てたトランジスタです。インテルは2011年5月、22nmのFinFET（トライゲート）が平面型の32nmより低い電圧で最大37%速いと発表しました。
ネオンガスとは ギガフォトンはArFレーザー向けに回収率50%の装置を開発
ネオンガスは、露光装置の光源のエキシマレーザーで使う希ガスです。レーザー大手のギガフォトンは2026年9月、ArFレーザーで使ったネオンの50%を回収して再利用できる装置を開発したと発表しました。
フッ化水素とは ステラケミファの半導体向け出荷は年7万3,800トン
フッ化水素は、シリコンの表面の酸化膜を溶かす薬品で、半導体の洗浄に使います。ステラケミファの半導体向け高純度フッ化水素酸の出荷量は、2026年3月期に7万3,800トンでした。
高純度化学薬品とは ステラケミファは売上の7割が半導体向け
高純度化学薬品は、ウエハーの洗浄やエッチングに使う液体の薬品です。ステラケミファの高純度薬品事業では、2026年4〜6月期の売上高の70%が半導体向けで、海外向けが56.1%を占めました。
特殊ガスとは ジャパンマテリアルの販売管理は上期30%増の96億円
特殊ガスは、半導体の工場で膜を削ったり付けたりするのに使う高純度のガスです。工場のガスの供給を管理するジャパンマテリアルの特殊ガス販売管理業務は、2026年4〜9月期に96億円と前年同期比30.1%増えました。
超純水とは 半導体の洗浄に使う水、有機物は1ppb未満まで減らす
超純水は、不純物を極限まで取り除いた水で、半導体の洗浄に使います。理論上の完全な水の比抵抗は25℃で18.24MΩ・cmで、高集積の半導体の工程では18MΩ・cm以上が必要です。
クリーンルームとは 最も厳しいクラス1は0.1µmの粒が1立方メートルに10個まで
クリーンルームは、空気中のちりの数を決められた上限以下に保つ部屋です。国際規格ISO 14644-1は清浄度を9段階に分け、最も厳しいクラス1では0.1µm以上の粒が1立方メートルあたり10個までです。
TC（熱圧着）ボンダーとは ASMPTは2028年に市場16億ドル超と見る
TCボンダーは、チップを1枚ずつ熱と圧力で接合する装置です。香港のASMPTは2026年7月、AI向けのチップを基板に付けるTCボンダーを50台超まとめて受注し、この装置の市場が2028年に16億ドルを超えると見ています。
リードフレームとは 薄い金属板を打ち抜いた枠、車載とパワー半導体で使う
リードフレームは、チップを載せて外とつなぐ、金属の板を打ち抜いた枠です。三井ハイテックのリードフレームを扱う電子部品事業は、2026年2〜7月期の売上高が387億円で前年同期比34.8%増えました。
モールド樹脂とは 住友ベークライトの封止材を含む事業は上期64%増益
モールド樹脂は、チップを包んで守るエポキシ樹脂の材料です。住友ベークライトの封止材を含む半導体関連材料は、2026年4〜9月の事業利益が167億円で前年同期比64.1%増えました。
アンダーフィルとは 毛細管現象で流し込み、はんだの接合部の割れを防ぐ
アンダーフィルは、チップと基板のすき間を埋める液状の樹脂です。レゾナックの2026年1〜9月の後工程材料の売上収益は2,743億円で、前年同期から56%増えました。
3次元実装とは HBMは貫通電極で、SoICとFoverosは直接の貼り合わせで重ねる
3次元実装は、チップを縦に重ねてつなぐ方式です。オランダのBesiは、2026年1〜9月のハイブリッドボンディングの装置の受注が2025年通年の2倍を超えたと発表しました。
2.5次元実装とは TSMCは2028年に露光14回分の大きさへ
2.5次元実装は、GPUとHBMのような複数のチップを横に並べ、下に敷いた中継の板の細かい配線でつなぐ方式です。TSMCは2026年4月時点で露光5.5回分の大きさのCoWoSを生産しており、2028年には14回分に広げる計画です。
Foverosとは インテルの3次元積層、Foveros Directは接続の間隔5µm未満
Foverosは、インテルがチップを縦に重ねる3次元の積層技術の名前です。2020年6月発売のLakefieldでは、論理のチップ2枚とDRAM2層を重ね、パッケージを12×12×1mmに収めました。
SoICとは TSMCの「前工程」の3次元積層、2029年にA14どうしを重ねる
SoICは、TSMCがチップの上にチップを直接重ねてつなぐ技術の名前です。2023年に量産に入り、2029年には最先端のA14のチップどうしを重ね、チップ間の入出力の密度をN2どうしの1.8倍にする計画です。
パネルレベルパッケージとは 515×510mmのパネルはウエハーの3.7倍の面積
パネルレベルパッケージは、後工程を四角いパネルで進める作り方です。レゾナックが率いる27社のJOINT3は515×510mmのパネルを使い、面積は300mmのウエハーの約3.7倍になります（計算）。
FOWLP（ファンアウト）とは 基板を使わず再配線層で端子を外へ広げる
FOWLPは、チップの外周より外まで配線を広げ、基板を使わずに薄く仕上げるパッケージです。TSMCは2016年から「InFO」の名前でこの方式の量産を続け、スマートフォン向けでは厚さ1mm未満の部品にしています。
ガラスコア基板とは インテルは模様のゆがみ50%減と説明、DNPは2028年度の量産めざす
ガラスコア基板は、パッケージ基板の芯をガラスの板にしたものです。インテルは2023年9月、ガラスにすると配線の模様のゆがみが50%減り、配線の密度を最大10倍にできると説明しました。
ABFフィルムとは アミノ酸の研究から生まれた基板の絶縁材、1999年に採用
ABFは、パッケージ基板の銅配線の層と層の間を絶縁する、味の素グループのフィルムです。味の素の2026年4〜9月期は、電子材料を含むヘルスケア等の事業利益が前年同期比57.8%増の474億円でした。
パッケージ基板とは AI向けは2026年に90mm角、配線は10-X-10層に
パッケージ基板は、チップの細かい端子を、機器のプリント基板の太い端子に広げてつなぐ土台の板です。イビデンは、AI向けの基板の大きさが2025年の80mm角から2030年以降は130mm角を超えると見ています。
有機インターポーザーとは レゾナックなど27社が515×510mmのパネルで試作へ
有機インターポーザーは、樹脂の絶縁材と銅の配線でチップどうしをつなぐ中継の板です。レゾナックは2025年9月、27社で515×510mmのパネルを使う試作ラインを作る枠組み「JOINT3」を立ち上げました。
シリコンインターポーザーとは 露光3.3回分まで広がったシリコンの中継板
シリコンインターポーザーは、GPUとHBMのように複数のチップを並べて細かい配線でつなぐ、シリコン製の中継の板です。TSMCは2023年に、露光1回分（約830mm2）の3.3倍の大きさまでを量産に使える形にしました。
インターポーザーとは チップと基板の間に入り、細かい配線で隣のチップと結ぶ
インターポーザーは、複数のチップを並べてつなぎ、下のパッケージ基板との橋渡しをする中間の基板です。TSMCは11月10日、先端パッケージの能力増強を含む約409億ドルの予算を承認しました。
UCIeとは 別々の会社のチップレットを1つのパッケージでつなぐための共通規格
UCIeは、パッケージの中でチップレットどうしをつなぐ業界共通の規格です。策定団体は2026年11月12日に4.0版を公表し、メモリとの接続で1ミリメートルあたり毎秒約2.5テラバイトの帯域密度を示しました。