配線(BEOL)とは 1997年から銅の配線、間隔20nm未満で次の材料へ
BEOLは、トランジスタの上に何層も重ねる金属の配線と、それを作る工程のことです。研究機関のimecは、配線の間隔が20nmを下回ると、1997年から使われてきた銅の配線の作り方が行き詰まると見ています。
- 半導体の製造は、トランジスタを作る前半(FEOL)と、配線を作る後半(BEOL)に分かれます。
- BEOLでは、絶縁の膜に溝を掘り、金属を埋めて磨く工程を、層の数だけ繰り返します。
- 1997年から、溝と穴に同時に銅を埋める「デュアルダマシン」の作り方が使われてきました。
- JX金属の配線の材料を含む薄膜材料は、2026年4〜9月の営業利益が335億円で81%増えました。
BEOLは「Back End Of Line」の略で、日本語では配線工程と呼びます。半導体の前工程のうち、トランジスタを作るまでがFEOL、その上に配線を作るのがBEOLです。チップの後工程(パッケージ)とは別の言葉です。
溝を掘って、銅を埋めて、磨く
トランジスタは、それだけでは回路になりません。膨大な数のトランジスタを、上に重ねた金属の線でつないで、初めて回路として働きます。関東電化工業は、先端の半導体では、幅が最小で数nmの回路が数十層重なると説明しています。
今の主な作り方は「ダマシン」です。絶縁の膜に溝と穴を掘り、そこに銅を埋めて、はみ出した部分を磨いて平らにします。溝(横の線)と穴(上下の層のつなぎ)に一度に銅を埋めるのがデュアルダマシンで、imecによると1997年から論理とメモリーのチップに使われています。磨く工程はCMPと呼び、研磨の液(スラリー)を使います。
細くなると銅が苦しくなる
銅の線は、バリア、ライナー、キャップと呼ぶ薄い膜で包む必要があります。imecは、この膜が線の幅の大きな割合を取ってしまうと説明しています。線が細くなるほど、電気を運ぶ銅の部分が減り、抵抗が上がります。
| 項目 | 内容 |
|---|---|
| 銅のデュアルダマシンの導入 | 1997年 |
| 行き詰まる配線の間隔 | 20nm未満 |
| 銅の線の縦横比(典型) | 約1.6 |
| 新方式の第1世代の対象 | A10かA7の世代(最も細い層の間隔18nm) |
imecは、金属の膜を先に付けてからエッチングで線を形づくる「セミダマシン」を提案しています。材料には、エッチングで形づくれるルテニウムなどを使います。imecが最適とする構成は、密着のための厚さ1nmの窒化チタンの上にルテニウムを付けるものです。
配線の混み合いを減らす別の手もあります。TSMCのA16は、電源の配線をウエハーの裏に回し、表の配線を信号のやりとりに充てます。
材料の会社
配線の金属の膜は、スパッタリングという方法で、高純度の金属の板(ターゲット)から付けます。JX金属は、この半導体用ターゲットを含む薄膜材料で、2026年4〜9月期の売上高が935億円、営業利益が335億円でした。半導体用ターゲットの生産能力は、2027年度から順に1.3倍にします。CMPスラリーなどを含むレゾナックの前工程材料は、2026年1〜9月の売上収益が705億円でした。
関連する用語
- FEOL:トランジスタを作る、前工程の前半。
- コバルト・ルテニウム配線:細い線で銅に代わる候補の金属。
- 裏面電源供給:電源の配線をウエハーの裏に回す技術。
この記事は公開資料をもとに作成しています。売買をすすめるものではありません。誤りを見つけたら訂正します(編集方針)。
関連する記事
コバルト・ルテニウム配線とは 幅12nmより細い線で銅の弱みを補う候補
コバルトとルテニウムは、細い配線で銅の代わりになる候補の金属です。imecは2025年6月、間隔16nmのルテニウムの配線で平均656Ω/µmの抵抗を得たと発表しました。
裏面電源供給(BSPDN)とは TSMCのA16は電力15〜20%減、インテルは18Aで導入
裏面電源供給は、電源の配線をウエハーの裏側に移す技術です。TSMCは、この技術を使うA16が改良版2nm(N2P)と比べて同じ速さで電力を15〜20%減らせると説明しています。
ロジック半導体とは GPUを含む市場、WSTSは2026年に37.3%増と予測
ロジック半導体は、計算や制御を受け持つ半導体です。WSTSは2026年の世界のロジックの市場を4,114億ドルと、前年から37.3%増えると予測しています。
建設のリードタイムとは TSMC熊本は着工から開所まで約1年10か月、アリゾナは発表から量産まで約4年半
建設のリードタイムとは、工場やデータセンターの着工から稼働までにかかる時間です。TSMCの熊本の第1工場は2022年4月に着工し、2024年2月に開所式を開きました。