インターポーザーとは　チップと基板の間に入り、細かい配線で隣のチップと結ぶ

AI向けのGPUは、計算のチップのすぐ隣にHBMを何個も置き、大量のデータをやりとりします。そのためには、チップとチップの間を、普通のパッケージ基板では引けないほど細かく多い配線でつなぐ必要があります。その配線を受け持つのがインターポーザーです。英語の「間に置くもの」から来た名前です。

3層の構造

1. 上：GPUやHBMなどのチップを、小さなバンプでインターポーザーに載せます。
2. 中：インターポーザーの表面の細かい配線で、チップどうしをつなぎます。シリコンのインターポーザーでは、縦の電極（TSV）で下へ信号と電源を通します。
3. 下：インターポーザーを、より大きなバンプでパッケージ基板に載せます。パッケージ基板は、はんだボールでマザーボードにつながります。

チップの端子の間隔は非常に細かく、マザーボードの端子の間隔は粗くなっています。インターポーザーとパッケージ基板は、この差を段階的に広げる役目も持ちます。

種類

インターポーザーと関連する方式

方式	材料	例
シリコンインターポーザー	シリコンのウエハーに配線とTSVをつくる	TSMCのCoWoS-S
再配線層（RDL）のインターポーザー	樹脂の絶縁膜と銅の配線を重ねる	TSMCのCoWoS-R
シリコンの橋を使う方式	必要な所だけに小さなシリコンを置く	TSMCのCoWoS-L、インテルのEMIB
ガラスのインターポーザー	ガラスの板に貫通電極と配線をつくる	開発段階

シリコンは細かい配線をつくりやすい反面、大きくするとウエハーから取れる枚数が減り、値段が上がります。GPUとHBMの数が増えてインターポーザーが大きくなるにつれ、必要な所だけにシリコンを使う方式や、四角いパネルでつくる方式の開発が進んでいます。

会社の開示

TSMCは11月10日の取締役会で約409億2670万ドルの予算を承認しました。使い道には、先端パッケージ、成熟品、特殊技術の生産能力の増強が含まれます。ただし、先端パッケージに使う額は分けて示していません。7〜9月期の売上高は467億2000万ドルで前年同期比50.9%増でした。

インテルは2026年7月23日の決算説明で、シリコンの橋を使う自社の技術「EMIB-T」の受注残が増えており、歩留まりと信頼性は目標に達していると述べました。

装置と材料の会社も対応を進めています。アルバックは2026年8月の決算説明資料で、インターポーザーの基板やパッケージの基板が大きくなり、パネルの形に変わるのに合わせて、アッシング装置とスパッタリング装置の使い道が広がると説明しています。上村工業は、ガラスのコア基板やガラスのインターポーザー向けの電解銅めっきを開発するため、研究所に約2億円のめっきラインを増やし、2027年4月に置く計画です。

関連する用語

• CoWoS：TSMCの先端パッケージの名前で、Chip on Wafer on Substrateの略です。
• TSV：シリコンのインターポーザーを縦に貫く電極です。
• パッケージ基板：インターポーザーの下にある基板で、マザーボードとつなぎます。

TSMCは2026年10〜12月期の売上高を523億〜543億ドルと見込んでいます。