UCIeとは　別々の会社のチップレットを1つのパッケージでつなぐための共通規格

チップレットは、1つの大きなチップの代わりに、役割ごとの小さなチップを組み合わせて1つの製品にする考え方です。そのとき問題になるのが、チップどうしのつなぎ方です。会社ごとにつなぎ方が違うと、別の会社がつくったチップレットを組み合わせられません。そこで、つなぎ方をそろえるためにつくられた規格がUCIeです。

何を決めているのか

UCIeは、パソコンやサーバーの部品をつなぐPCIeなどの考え方を、パッケージの中の短い距離に持ち込んだ規格です。主に次の3つの層を決めています。

• 物理層：電気信号の送り方、バンプの並べ方（バンプマップ）、速さなどです。
• アダプター層：データの誤りを見つけて直す仕組みなどです。
• プロトコル層：PCIeやCXLなど、上で動く通信の決まりとの対応です。

パッケージの種類によって2つの形があります。普通の有機の基板の上に並べる「標準パッケージ（UCIe-S）」と、シリコンの中間基板などを使って配線を細かくする「先進パッケージ（UCIe-A）」です。

版ごとの変化

UCIeの主な発表

時期	内容
2022年3月2日	半導体、パッケージ、設計資産、ファウンドリー、クラウドの各社が規格づくりで手を組むと発表
2023年8月8日	1.1版を公表
2024年8月6日	2.0版。3次元のパッケージと管理の仕組みに対応
2025年8月5日	3.0版。速さを毎秒64ギガ転送に
2026年11月12日	4.0版。メモリとの標準の接続、システムとしての管理と安全の機能

4.0版の数字

策定団体の11月12日の発表によると、4.0版は、SoCとメモリのチップレットをつなぐ標準の方式「UCIe.mem」を加えました。データの効率は最大93.75%、チップの縁1ミリメートルあたりの帯域密度は毎秒約2.5テラバイトです。

電力を抑える設定を選ぶと、毎秒64ギガ転送でのエネルギー効率は30〜80%よくなります。標準パッケージ向けのバンプの並べ方を見直し、チップの縁あたりの帯域密度を約20%、面積あたりを約10%高めました。複数の会社のチップレットが同じパッケージで動く場合に備え、チップレットの状態を信頼できる形で報告する仕組みや、管理の通信を改ざんから守る仕組みも加えました。車載向けには、つなぎ目の健全性を監視する機能を任意で入れられます。過去のすべての版と互換性を保っています。

団体の会長を務めるサムスン電機のパク・チョルミン氏は、UCIeはチップレットのつなぎ方を決める段階から、複数のチップレットが1つのシステムとして動くための要件を扱う段階に進んだと述べています。

関連する用語

• チップレット：役割ごとに分けた小さなチップです。
• インターポーザー：チップレットを並べてつなぐ中間の基板です。UCIe-Aで使います。
• CXL：CPUとメモリなどをつなぐ通信の規格で、UCIeの上で動かせます。

4.0版の仕様書は、団体のサイトから申し込めば誰でも入手できます。役員会には、ほかにアリババ、グーグル・クラウド、メタが入っています。