チップレットとは　役割ごとの小さなチップを1つのパッケージで組み合わせる設計

半導体は長い間、必要な機能を1つの大きなチップにまとめる方向で進んできました。しかし、チップが大きくなるほど、1枚のウエハーから取れる数が減り、欠陥が入る確率も上がります。最先端の製造技術は1枚のウエハーの値段も高くなりました。そこで、機能を小さなチップに分け、パッケージの中で組み合わせる方法が広がりました。この小さなチップをチップレットと呼びます。

3つの利点

チップレットの主な利点

点	内容
歩留まり	チップが小さいほど1個に欠陥が入る確率が下がる。組み立ての前に良品だけを選べる
製造技術の使い分け	計算の部分は最先端、入出力やアナログは成熟した安い技術でつくれる
品ぞろえ	同じチップレットの数や組み合わせを変えて、性能の違う製品をつくれる

代わりに、チップレットどうしをつなぐ配線が新しく必要になります。1つのチップの中の配線に比べて距離が長く、電力も余計にかかります。このため、つなぐ部分の性能を上げる先端パッケージの技術と組み合わせて使います。

どうつなぐか

• 有機の基板の上に並べる：最も単純で安い方法です。
• シリコンの中間基板（インターポーザー）の上に並べる：配線を細かくでき、TSMCの「CoWoS」が代表です。
• 基板に小さなシリコンの橋を埋め込む：インテルの「EMIB」が代表です。
• 上下に積む：チップの上にチップを重ね、ハイブリッドボンディングなどでつなぎます。

インテルは2026年7月23日の決算説明で、EMIB-Tについて顧客の関心が非常に高く、受注残が増えていると述べました。歩留まりと信頼性は目標に達しており、2027年の顧客の量産に向けて大量生産に移すとしています。

会社ごとの動き

AMDは、サーバー向けのCPU「EPYC」などでチップレットの設計を使っています。同社の2026年7〜9月期のデータセンター部門の売上は85億4600万ドルで、前年同期比97%増えました。日本では、ラピダスが2026年4月に先端パッケージの拠点「Rapidus Chiplet Solutions」を開き、前工程と先端パッケージを1つの会社でつなぐ形をめざしています。

別々の会社のチップレットを組み合わせるには、つなぎ方の共通の決まりが要ります。その規格がUCIeです。策定団体には、ASE、アリババ、AMD、Arm、グーグル・クラウド、インテル、メタ、エヌビディア、クアルコム、サムスン電子、TSMCが役員会に入り、会員は150社を超えます。

関連する用語

• UCIe：チップレットどうしをつなぐ業界共通の規格です。2026年11月12日に4.0版が出ました。
• インターポーザー：チップレットを並べてつなぐ中間の基板です。
• KGD：組み立ての前に良品と確かめたチップです。チップレットでは1つでも不良が混じると製品全体が不良になります。

AMDは2026年10〜12月期の売上を約170億ドル（上下3%）と見込みます。インテルの7〜9月期の受託生産部門の売上は67億ドルでした。