ゲート酸化膜とは ゲート電極の下の絶縁膜、2002年に原子5層分の1.2nmまで薄くなった
ゲート酸化膜は、ゲート電極とシリコンの間で電気を遮る薄い膜です。インテルは2002年8月、90nmの製造技術でこの膜を1.2nm、原子5層分まで薄くしたと発表しました。
- ゲート酸化膜は、ゲート電極の下でシリコンとの間を絶縁する膜です。長く二酸化ケイ素(SiO2)が使われてきました。
- 膜が薄いほど、ゲートの電圧が下の通り道によく効き、トランジスタは速く切り替わります。
- インテルは2002年の90nmの世代で、膜の厚さを1.2nm(原子5層分)にしました。ゲート長は50nmでした。
- これより薄くすると、電子が膜を抜けて漏れる電流が増えます。45nmの世代で別の材料に替わりました。
ゲート酸化膜は、トランジスタのゲート電極と、その下のシリコンの間にある絶縁膜です。ゲートに電圧をかけると、膜をはさんで電界がかかり、シリコンの表面に電流の通り道ができます。膜そのものには電流を通さないことが役目です。シリコンを酸化してつくる二酸化ケイ素が、40年以上この役目を担ってきました。
熱で酸化してつくる
二酸化ケイ素の膜は、シリコンのウエハーを酸素や水蒸気の中で高い温度に熱してつくります。シリコンの表面そのものが酸化して膜になるため、シリコンとの境目がきれいにそろうことが利点です。この工程には、多くのウエハーを縦に積んでまとめて熱する縦型の炉が使われます。東京エレクトロンやKOKUSAI ELECTRICが、こうした熱処理の装置を作っています。
膜を薄くすると、同じ電圧でもゲートの効きが強くなり、トランジスタを流れる電流が増えます。そのため微細化のたびに、ゲート長と一緒に酸化膜も薄くしてきました。ただし、膜が数nmより薄くなると、電子が量子の性質で膜を通り抜けるようになります。これがゲートのリーク電流です。
インテルの数字
| 発表 | 世代 | 内容 |
|---|---|---|
| 2002年8月13日 | 90nm | ゲート酸化膜1.2nm(原子5層分)、ゲート長50nm、銅配線7層、300mmウエハー |
| 2007年1月27日 | 65nm(前の世代の説明) | 二酸化ケイ素の膜を最も薄い所で1.2nmに。さらに薄くするとゲートを抜ける漏れ電流が増える |
| 2007年1月27日 | 45nm | ハフニウム系の厚い膜に替え、漏れを10分の1未満に |
2002年の発表で、インテルは90nmの世代のトランジスタのゲート長を50nmとし、当時のPentium 4の60nmより短いと説明しました。同じ発表では、52メガビットのSRAMを109平方ミリのチップに3億3,000万個のトランジスタで載せたとしています。2007年の発表では、1.2nmからさらに薄くするとゲートを抜ける漏れ電流が増えることを、材料を替えた理由に挙げています。
酸化膜から高誘電率の膜へ
45nmの世代から、インテルは二酸化ケイ素に代えて、誘電率の高いハフニウム系の材料を使いました。誘電率が高い材料なら、膜を物理的に厚くしても、薄い二酸化ケイ素と同じだけゲートが効きます。厚くできる分、電子が抜けにくくなります。そこで今は、物理的な厚さではなく「二酸化ケイ素に換算すると何nmか」という等価酸化膜厚(EOT)で比べるのが一般的です。
関連する用語
- High-kメタルゲート:誘電率の高い絶縁膜と金属の電極を組み合わせたゲートの構造。
- 等価酸化膜厚(EOT):別の材料の膜を、二酸化ケイ素に換算した厚さ。
- 熱酸化:シリコンを高温で酸化して膜をつくる工程。
- ゲート長:ゲートが電流の通り道を覆う長さ。
この記事は公開資料をもとに作成しています。売買をすすめるものではありません。誤りを見つけたら訂正します(編集方針)。
関連する記事
High-kメタルゲートとは インテルが2007年に45nmで導入、ゲートの漏れ電流を10分の1未満に
High-kメタルゲートは、トランジスタのゲートの絶縁膜と電極の材料を替え、電流の漏れを減らす技術です。インテルは2007年1月、ハフニウム系の絶縁膜でゲートの漏れを10分の1未満にできると発表しました。
ゲート長とは トランジスタの電流の通り道をまたぐゲートの長さ、12nm前後で頭打ちの予測
ゲート長は、トランジスタの中で電流の通り道をまたぐゲートの長さです。IEEEの国際ロードマップ(IRDS)の2021年版は、実際の通り道の長さが12nm前後で縮まらなくなると予測しています。
リーク電流とは オフでも流れる漏れ電流、インテルは材料を替えてゲートの漏れを10分の1未満に
リーク電流は、トランジスタを切った状態でも流れる電流で、動いていない回路でも電力を使う原因になります。インテルは2007年、ゲートの材料を替えてゲートを抜ける漏れを10分の1未満にしたと発表しました。
建設のリードタイムとは TSMC熊本は着工から開所まで約1年10か月、アリゾナは発表から量産まで約4年半
建設のリードタイムとは、工場やデータセンターの着工から稼働までにかかる時間です。TSMCの熊本の第1工場は2022年4月に着工し、2024年2月に開所式を開きました。