リーク電流とは　オフでも流れる漏れ電流、インテルは材料を替えてゲートの漏れを10分の1未満に

リーク電流は、トランジスタをオフにしているのに流れてしまう電流です。理想のスイッチなら、切ったときの電流はゼロです。インテルも2011年の発表で、オフのときの電流はできるだけゼロに近くあるべきだと書いています。実際のトランジスタではわずかに漏れ、チップの中の何十億個分が積み重なると、待機時の電力として無視できない大きさになります。

どこから漏れるか

1つ目は、ゲートの絶縁膜を抜ける漏れです。膜が数nmまで薄くなると、電子が量子の性質で膜を通り抜けます。インテルは90nmと65nmの世代で二酸化ケイ素の膜を1.2nm、原子5層分まで薄くしました。2007年の発表で、これ以上薄くすると漏れが増えると説明しています。

2つ目は、ソースとドレインの間の漏れです。ゲート長が短くなると、ゲートを0Vにしても通り道を完全には閉じられなくなります。しきい値電圧を低くするほど、この漏れは増えます。温度が上がるとしきい値が下がるため、熱いチップほど漏れが増え、さらに発熱するという関係があります。

インテルの対策と数字

インテルの発表に出てくる漏れ電流への対策

発表	対策	効果（会社の説明）
2007年1月	45nmでハフニウム系のHigh-k膜	ゲートの漏れが10分の1未満
2007年1月	High-k膜と金属のゲートの組み合わせ	ソースとドレインの間の漏れが5分の1未満、駆動電流は20%超増加
2011年5月	22nmで3次元のトライゲート	低い電圧と少ない漏れで動作、同じ性能で電力は半分未満

トライゲートは、ゲートが通り道の3面を囲むため、オフのときに通り道を閉じやすくなります。今の先端品で使うGAAは、4面を囲んで漏れをさらに抑える構造です。

電力用の部品では「上限」で示す

単体のMOSFETのデータシートでは、漏れ電流は保証する上限の値で載ります。ロームの用語集によると、IDSSはゲートとソースを短絡した状態でドレインとソースの間に流れる漏れ電流、IGSSはドレインとソースを短絡した状態でゲートとソースの間に流れる漏れ電流です。

ロームがAIサーバーの48V電源向けに出した100V品RY7P250BMでは、ドレインに100Vをかけたときの漏れ（IDSS）が最大5µA、ゲートに±20Vをかけたときの漏れ（IGSS）が最大±500nAです。同じ品がケースの温度25度で連続して流せる電流は250Aで、漏れの上限はその5,000万分の1にあたります（計算）。

関連する用語

• しきい値電圧：電流が流れ始めるゲートの電圧。低いほど漏れが増えます。
• ゲート酸化膜：ゲートの下の絶縁膜。薄いほどゲートの漏れが増えます。
• 待機電力：動いていない回路が使う電力。多くは漏れ電流によるものです。
• High-kメタルゲート：漏れを減らすために材料を替えたゲートの構造。