ニアメモリ演算とは メモリのそばで計算する設計、SKハイニックスは特定計算で16倍
ニアメモリ演算は、メモリのすぐそばに計算の回路を置き、データの往復を減らす設計です。SKハイニックスは、メモリに計算の機能を足したGDDR6-AiMで、特定の計算が16倍速く、消費電力は80%減るとしています。
- ニアメモリ演算は、計算の回路をメモリの近くに移し、データの移動を減らす考え方です。
- AIの計算では、データを運ぶ電力と時間が、計算そのものより大きくなる場面があります。
- SKハイニックスは2022年2月、GDDR6のメモリに計算の回路を入れた「GDDR6-AiM」を発表しました。
- IBMの試作チップNorthPoleは、メモリと計算を同じチップに混ぜ、画像認識の電力の効率を25倍にしたとしています。
今の計算機は、計算の回路とメモリを分け、その間でデータを行き来させる形が基本です。ハンガリー出身の数学者フォン・ノイマンの名前から「フォン・ノイマン型」と呼ばれます。AIの計算では、この往復が詰まりやすくなります。ニアメモリ演算は、計算の回路をメモリのそばに置いて往復の距離を縮める設計の総称です。
運ぶほうが高くつく
AIの推論では、モデルの重みを毎回メモリから読み出します。読み出した重み1つあたりの計算は少なく、計算の回路はデータの到着を待つ時間が長くなります。電力も、計算よりデータを遠くへ運ぶほうに多く使います。
そこで、メモリの中や真横に小さな計算の回路を置きます。重みはメモリから遠くへ出ず、近くで掛け算と足し算を済ませ、結果だけを送ります。運ぶデータの量が減るため、時間も電力も減ります。
3つの形
| 例 | 会社・時期 | 中身 | 会社が示す数字 |
|---|---|---|---|
| GDDR6-AiM | SKハイニックス、2022年2月16日 | GDDR6のメモリのチップに計算の回路を追加 | 特定の計算で16倍、電力80%減 |
| NorthPole | IBM、2023年10月19日 | メモリをすべてチップの中に置き、計算と混ぜる | 画像認識の電力の効率25倍 |
| HBM4の土台のチップ | SKハイニックスとTSMC、2024年4月19日に覚書 | HBMの一番下のチップをTSMCのロジックの工程で作る | ― |
SKハイニックスのGDDR6-AiMは、1本あたり毎秒16ギガビットで動くGDDR6に計算の機能を加えたものです。CPUやGPUと組み合わせると、ふつうのDRAMと組み合わせた場合に比べ、特定の計算が最大16倍速くなるとしています。電力が80%減る主な理由は、CPUやGPUへ運ぶデータが減ることです。動作の電圧も1.35ボルトから1.25ボルトに下げました。
IBMのNorthPoleは、12ナノメートルの工程で作った試作のチップです。トランジスタは220億個、面積は800平方ミリメートル、計算の核は256個です。すべてのメモリをチップの中に置き、外付けのメモリを使いません。画像認識のモデルResNet-50で、同じ12ナノメートル世代のGPUや14ナノメートル世代のCPUと比べ、1ジュールあたりに処理できる画像の数が25倍だったとしています。
HBMの中に計算を入れる流れ
AI向けのHBMは、メモリのチップを何段も積み、一番下に「ベースダイ(土台のチップ)」を置きます。SKハイニックスは2024年4月19日、TSMCと覚書を結び、HBM4のベースダイにTSMCのロジックの工程を使うと発表しました。HBM3Eまでは自社の工程で作っていました。ロジックの工程を使えば、土台のチップに多くの機能を入れられます。会社は、顧客ごとに機能を変えた「カスタムHBM」につなげる考えを示しています。
SKハイニックスは2025年9月12日にHBM4の開発を終え、量産の準備を整えたと発表しました。データの通り道は2,048本で、前の世代の2倍です。
関連する用語
- インメモリ演算:メモリの回路そのものを使って計算する方法。ニアメモリ演算より一歩進んだ形。
- PIM(プロセッシング・イン・メモリ):メモリのチップに計算の機能を持たせた製品の呼び名。
- ベースダイ:HBMの一番下で、メモリと外をつなぐチップ。
- フォン・ノイマン型:計算とメモリを分けて置く、今の計算機の基本の形。
IBMのNorthPoleの結果は、2023年10月に米科学誌サイエンスに載りました。
この記事は公開資料をもとに作成しています。売買をすすめるものではありません。誤りを見つけたら訂正します(編集方針)。
関連する記事
インメモリ演算とは 電流の足し合わせで計算する方式、IBMの試作は電力効率14倍
インメモリ演算は、メモリの素子そのものを使って掛け算と足し算を行う方式です。IBMは2023年8月、1チップに3,500万個の相変化メモリの素子を並べた試作で、音声の文字起こしの電力の効率が同等の方式の約14倍になったと発表しました。
メモリ帯域とは 端子の数×速さで決まる、HBM4は端子を2,048本に倍増
メモリ帯域は、メモリと計算の回路の間で1秒間に運べるデータの量です。エヌビディアのGPU1基の帯域は、H100の毎秒3.35テラバイトから、Rubinの毎秒22テラバイトに広がります。
オンチップメモリとは チップの中に作るメモリの階層、H100はレジスタだけで約33MB
オンチップメモリは、計算の回路と同じチップの中に作るメモリです。エヌビディアのH100は、計算の単位ごとに256KBのレジスタと256KBのL1・共有メモリを持ち、全体で50MBのL2キャッシュを持ちます。
建設のリードタイムとは TSMC熊本は着工から開所まで約1年10か月、アリゾナは発表から量産まで約4年半
建設のリードタイムとは、工場やデータセンターの着工から稼働までにかかる時間です。TSMCの熊本の第1工場は2022年4月に着工し、2024年2月に開所式を開きました。