配線遅延とは　配線の抵抗と容量が信号を遅らせる、10nm以降は遅れの主な要因に

配線遅延は、チップの中で信号が配線を伝わるときに生じる遅れです。配線には抵抗があり、まわりの配線や基板との間には容量があります。信号を送る側のトランジスタは、配線の抵抗を通して、この容量と受け手のゲートの容量を充電しなければなりません。抵抗と容量が大きいほど、電圧が上がりきるまでに時間がかかります。

微細化で配線が不利になる理由

トランジスタは小さくすると速くなりました。配線は逆です。幅と厚さが半分になれば断面は4分の1になり、同じ長さなら抵抗は4倍になります。さらに、細い銅の線では、電子が表面や結晶の境目でぶつかる割合が増え、材料そのものの抵抗率も上がっていきます。銅が絶縁膜にしみ出さないように包む膜（バリア）は薄くしにくく、銅が通れる断面はさらに狭まります。

容量の側では、配線の間隔が狭まるほど隣の線と向き合う距離が縮み、容量が増えます。IRDSは、絶縁膜が壊れにくい間隔の制約から、誘電率を下げる取り組み（low-k）の進みも鈍っていると書いています。

国際ロードマップの分析

IRDSの2021年版は、標準的な論理回路の段の遅れを、ドライバーの抵抗、配線の抵抗と容量、受け手の容量を組み合わせた式で見積もっています。そのうえで、10nmより先の世代では、配線の抵抗と受け手の容量の積が遅れの主な項になると説明しています。この場合、送り手のトランジスタを強くしても、配線の抵抗か負荷の容量が減らなければ速くなりません。

配線遅延にかかわる数字と見通し

出典	内容
インテル（2002年8月）	90nmの世代で銅配線7層、炭素を加えた酸化膜（low-k）を使用
IRDS 2021年版	銅の配線の抵抗は指数関数的に増える段階に入った
IRDS 2021年版	10nmより先は、配線の抵抗×受け手の容量が遅れの主な項
IRDS 2021年版	銅は少なくとも2025年まで主な配線材料。最下層（M0）にはコバルトやルテニウム
IRDS 2021年版	2025年以降、配線の抵抗が性能の伸びを押し下げる

対策の方向

対策は大きく3つあります。1つ目は材料で、細い配線では銅より抵抗の増え方が小さいコバルトやルテニウムを使います。2つ目は絶縁膜で、誘電率の低い材料で容量を減らします。3つ目は配線の長さを縮めることです。IRDSは、2031年以降に回路を縦に重ねる3次元の集積で、配線の長さがさらに短くなると見込んでいます。チップの裏から電源を送る裏面電源供給も、表の配線の混雑を減らす手段です。

関連する用語

• BEOL：トランジスタの上に配線を積む後半の工程。
• 寄生容量：配線どうしの間などに意図せずできる容量。
• low-k材料：配線の間の容量を減らす絶縁膜。
• タイミング解析：配線の遅れを含めて、信号が時間内に届くかを確かめる設計の作業。