タイミング解析とは 信号がクロックの拍に間に合うかを確かめる作業、ソシオネクストは所要時間を5分の1以下に
タイミング解析は、信号がクロックの1拍のうちに次の回路へ届くかを、チップ全体の経路で確かめる作業です。シノプシスは2022年、10億個を超える部品と数百の条件を持つ設計を扱える修正の道具を出し、ソシオネクストは所要時間を5分の1以下にしたと述べています。
- タイミング解析は、記憶の素子から出た信号が、論理回路と配線を通って次の記憶の素子にクロックの拍のうちに届くかを確かめる作業です。
- 入力の例を使わずに、すべての経路の遅れを計算で調べる「静的タイミング解析(STA)」が標準です。
- 温度、電圧、製造のばらつきの組み合わせごとに調べるため、条件の数は数百から数千になります。
- シノプシスの修正の道具PrimeClosureは、10億個を超える部品の設計を扱え、タイミングを最大45%改善するとしています。
タイミング解析は、チップの中の信号が、決められた時間に間に合って届くかを確かめる作業です。デジタル回路では、記憶の素子(フリップフロップ)がクロックの拍に合わせてデータを受け取ります。前の素子を出た信号が、論理回路と配線を通り抜け、次の拍が来る前に到着しなければ、誤ったデータが取り込まれます。6GHzで動く回路なら、1拍は約0.17ナノ秒しかありません(計算)。
静的タイミング解析の仕組み
現在の主流は、静的タイミング解析(STA)です。回路に入力の例を与えて動かす代わりに、部品ごとの遅れと配線の遅れを足し合わせ、すべての経路の到着時刻を計算します。入力の例を作り忘れて見逃す、ということが起きません。
確かめる条件は主に2つです。1つは、信号が遅すぎないか(セットアップ)。いちばん遅い経路が拍の長さに収まるかを見ます。もう1つは、速すぎないか(ホールド)。次のデータが早く着きすぎて、前のデータを上書きしないかを見ます。遅すぎる経路が残れば、クロック周波数を下げるしかなくなります。
部品の遅れは、温度、電源の電圧、製造のばらつきで変わります。そのため、低温と高温、高い電圧と低い電圧、速い部品と遅い部品といった組み合わせ(コーナー)と、動作の状態(モード)を掛け合わせた多くの条件で計算します。配線の抵抗と容量は、レイアウトから抜き出した値を使います。
道具の規模と数字
| 発表 | 内容 | 数字 |
|---|---|---|
| 2022年10月5日 | PrimeClosureが扱える設計の規模 | 部品10億個超・条件数百 |
| 2022年10月5日 | 従来の修正の流れと比べた生産性(初期の顧客、最大) | 10倍 |
| 2022年10月5日 | タイミングの改善/修正の繰り返しの削減(最大) | 45%/50% |
| 2022年10月5日 | ソシオネクスト:所要時間/メモリ/計算機の台数 | 5分の1以下/3分の1/5分の1 |
| 2020年6月15日 | TSMCのN5の設計で、数百台の計算機にPrimeTimeの解析を分散 | 数百台 |
いずれもシノプシスの発表による、会社と顧客の説明の数字。PrimeClosureは、タイミング解析の道具PrimeTimeと組み合わせて使う修正の道具。
配置配線のあとのタイミング解析で違反が見つかると、部品を強いものに替えたり、配線を引き直したりする小さな修正(ECO)をかけ、もう一度解析します。違反をゼロにするまでこれを繰り返します。シノプシスの2022年の発表では、ソシオネクストがPrimeClosureで、この作業の所要時間を5分の1以下にしたと述べています。シノプシスは2020年、TSMC、マイクロソフトと組み、N5の設計のタイミング解析をクラウドの数百台の計算機に分けて流す仕組みも発表しました。
関連する用語
- クロック周波数:1秒間に刻むクロックの拍の数。タイミング解析で上限が決まります。
- 配線遅延:配線の抵抗と容量による信号の遅れ。
- サインオフ:製造に渡す前の最終の確認。タイミング、電力、製造の規則などを確かめます。
- ECO:設計の終盤にかける小さな修正。
この記事は公開資料をもとに作成しています。売買をすすめるものではありません。誤りを見つけたら訂正します(編集方針)。
関連する記事
クロック周波数とは 1秒に刻む拍の数、インテルのCPUは50年で750kHzから最大6GHzに
クロック周波数は、回路の動きをそろえる信号が1秒間に刻む回数です。インテルの資料では、1971年の4004は750kHz、2023年に出たCore i9-14900Kは最大6GHzで、その比は8,000倍です(計算)。
配線遅延とは 配線の抵抗と容量が信号を遅らせる、10nm以降は遅れの主な要因に
配線遅延は、配線の抵抗と、配線のまわりの容量によって信号が遅れる現象です。IEEEの国際ロードマップの2021年版は、10nmより先の世代では配線の抵抗と負荷の容量の積が遅れの主な要因になると書いています。
配置配線とは 部品の位置を決めて配線を通す工程、AIの道具で面積を最大5%減らした例も
配置配線は、論理回路の部品をチップの上に並べ、その間を配線でつなぐ設計の工程です。シノプシスによると、SKハイニックスはAIで設計を最適化する道具を使い、最も進んだ製造技術でチップの面積を最大5%減らしました。
建設のリードタイムとは TSMC熊本は着工から開所まで約1年10か月、アリゾナは発表から量産まで約4年半
建設のリードタイムとは、工場やデータセンターの着工から稼働までにかかる時間です。TSMCの熊本の第1工場は2022年4月に着工し、2024年2月に開所式を開きました。