設計検証とは　製造の前に回路の誤りを探す工程、AMDはGPUの開発で最大200億ゲートを模擬

設計検証は、論理回路の設計図が、仕様どおりに動くかを製造の前に確かめる工程です。チップは一度作ると中身を直せません。誤りが製造後に見つかれば、設計を直し、マスクを作り直し、もう一度ウエハーを流すことになります。先端の世代ではマスク一式の費用が大きいため、検証で誤りを潰しておくことが開発の費用と期間を左右します。

3つの手段

1つ目はシミュレーションです。回路の設計を記述したデータ（RTL）をソフトの上で動かし、入力に対する出力が期待どおりかを確かめます。細かく調べられますが、大きなチップ全体を動かすと非常に遅くなります。

2つ目はフォーマル検証です。入力の組み合わせを1つずつ試すのではなく、数学的な方法で「どんな入力でもこの性質が守られる」ことを証明します。テストの例を作り忘れた誤りも見つけられます。

3つ目はエミュレーションとプロトタイピングです。設計をFPGAなどを並べた専用の装置に載せ、実物に近い速さで動かします。チップができる前に、その上で動くソフトの開発を始められます。

装置の規模と使われ方

シノプシスの発表に出てくる検証の数字

発表	内容	数字
2025年2月13日	ZeBu Server 5が扱える設計の規模	600億ゲート超
2025年2月13日	ZeBu-200の実行速度（前の世代のZeBu EP2比）	最大2倍
2025年2月13日	エヌビディアがHAPS-200で得た動作の速さ	50MHz
2026年7月23日	AMDのMI455Xの開発で使ったZeBuの模型の規模	最大200億ゲート

ゲートは論理回路の基本の単位。ZeBu-200とHAPS-200は、AMDのFPGA「Versal Premium VP1902」を使う。

2026年7月の発表によると、AMDはAI向けGPUのMI455Xの開発で、シノプシスの道具を工程ごとに使い分けました。回路の部品と部分の単位の早い確認、チップができる前のソフトの開発、性能の確認にエミュレーションのZeBuを使いました。誤りの発見にはフォーマル検証のVC Formal、RTLのシミュレーションにはVCS、低い電力の設計の確認にはVC LPを使っています。

エミュレーションの装置は、EDAの大手2社が競っています。シノプシスのZeBuとHAPSのほか、ケイデンスはPalladiumとProtiumを出しています。ケイデンスの2026年7〜9月の売上のうち、設計ソフトの中核（Core EDA）は69%でした。

関連する用語

• RTL：回路の動きをレジスターの間のデータの移り方で記述した設計データ。
• 論理合成：RTLを実際の論理回路の部品の組み合わせに変える工程。
• タイミング解析：信号が決められた時間内に届くかを確かめる検証。
• テープアウト：検証を終え、製造用のデータを工場に渡すこと。